笔试题触发器

笔试题（触发器）

61、BLOCKING NONBLOCKING 赋值的区别，

笔试题（触发器）

。（南山之桥）
62、写异步D触发器的verilog module。（扬智电子笔试）
module dff8(clk , reset, d, q);
input        clk;
input        reset;
input  [7:0] d;
output [7:0] q;
reg   [7:0] q;
always @ (posedge clk or posedge reset)
   if(reset)
     q <= 0;
   else
     q <= d;
endmodule
63、用D触发器实现2倍分频的Verilog描述？ （汉王笔试）
module divide2( clk , clk_o, reset);
   input     clk , reset;
   output   clk_o;
   wire in;
reg out ;
   always @ ( posedge clk or posedge reset)
     if ( reset)
       out <= 0;
         else
           out <= in;
       assign in = ~out;
       assign clk_o = out;
     endmodule
64、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器
件有哪些？ b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑，

资料共享平台

《笔试题（触发器）》(https://www.unjs.com)。（汉王笔试）
PAL，PLD，CPLD，FPGA。
module dff8(clk , reset, d, q);
input        clk;
input        reset;
input   d;
output  q;
reg q;
always @ (posedge clk or posedge reset)
   if(reset)
     q <= 0;
   else
     q <= d;
endmodule

 

【笔试题触发器】相关文章：

360笔试题目06-27

笔美国国家仪器试题目09-23

搜狐产品笔归分享笔试题目07-05

新浪笔经04-27

新闻总署笔经10-13

IBM公司笔经09-15

营销卷笔经10-25

consulting firm笔经05-06

科勒笔经09-23

爱立信机考笔经07-23