基于FPGA的α-β滤波器的实现
目标航迹滤波算法的实现通常是在PC机上通过软件实现滤波,滤波等待时间为毫秒级,且需要的设备量体积大.为了缩短滤波等待时间,减小设备体积,以工程实现为目标,以经典航迹滤波算法为基础,提出了一种新的算法硬件解决方案.目标航迹滤波由嵌入式DSP实现,再通过FPGA局部总线实时上传.经实践验证该方法实现的目标航迹滤波在系统时钟为40MHz的情况下,DSP滤波网络等待时间仅为1.475μs.
作 者： 郑希 王和明 ZHENG Xi WANG Heming 作者单位： 空军工程大学导弹学院,陕西三原,713800 刊 名： 电光与控制 ISTIC PKU 英文刊名： ELECTRONICS OPTICS & CONTROL 年，卷(期)： 2010 17(4) 分类号： V271.4 TN713 关键词： 数字信号处理 FPGA 高速α-β滤波 IIR